第一篇：数电课设
课程设计（论文）
课程名称： 数字电电子技术基础 题 目： 设计任意模值计数器 院（系）： 信息与控制工程系 专业班级：电子信息科学与技术1202班 姓 名： *** 学 号： 202206030226 指导教师： ***
2022年 1月 9日
摘 要
计数器作为一种工具出现在我们生活中的各种场合。这次课程设计中我们利用两块74LS160与一些门电路异步级联构成一个模100 的计数器，再用清零法实现60进制的计数器 通过对60进制计数器的设计使我将以前所学的理论知识运用到实际中去，使用Multisim11.0软件进行仿真，使我找到了很多以前没有完全理解的知识，通过多次查找资料，了解了大量的关于计数器的知识。通过导教师指导下完成60进制计数器设计任务，编写符合要求的设计说明书，并正确绘制相关图表。在课程设计中，应综合运用多种学科的理论知识与技能，分析并解决课程设计上的问题。通过这次课程设计了解到了74LS160芯片功能以及其连接方式。用其做出的计数器满足我们初始要求的条件。
关键词：计数器，74LS160，仿真
目 录
1设计任务………………………………………第1页 3电路设计………………………………………第4页 4整体电路图仿真测试及性能检测……………第4页 5收获与心得……………………………………第6页 6参考书目………………………………………第8页
设计任意模值的计数器
1.设计任务
用74LS160实现六十进制计数器，并用逻辑分析仪观测输出、进位输出和时钟脉冲。设计目的
熟悉同步计数器的工作原理
掌握同步计数器的应用
2.设计方案
2.1 设计论证
2.1.1 计数器
计数器不仅能用于对时钟脉冲的技术，还可以用于分额、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。
计数器种类非常繁多。按计数器中的触发器是否同时翻转分类，可以讲计数器分为同步式和异步式两种。在同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的。而在异步计数器中，触发器的翻转有先有后，不是同时发生的。
按计数过程中计数器的数字增减分类，又可以将计数器分为加法计数器、减法计数器和可逆计数器。随着计数器脉冲的不断输入而作递增计数的称为加法计数器，作为递减计数的称为减法计数器，可增可减的成为可逆计数器。
按计数器的编码方式分类，还可以分成二进制计数器、二-
十进制计数器、格雷码计数器等 2.1.2 异步时序电路
电路特点是所有触发器的CP端不使用同一时钟脉冲信号源，即各触发器状态是异步完成的由于各触发器没有使用相同的时钟信号，因此，每次电路状态发生转换时并不是所有触发器状态都发生变化，只有那些有时钟信号到达的触发器才会发生状态变化，因此，在分析脉冲异步时序电路时，需要找出每次电路状态转化是那些触发器有时钟信号，那些触发器没用时钟信号 2.1.3 74LS160 74LS160是一个具有异步清零、同步置数、可以保持状态不变的四位十进制上升沿计数器。
这种同步可预置十进计数器是由四个D型触发器和若干个门电路构成，使得当计数使输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输出上升沿触发四个触发器。这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。
2.2 设计思路
1）每隔1s，计数器增1；能以数字形式显示时间。
2）当定时器递增到59时，定时器会自动返回到0显示，然后继续计时。
3）本设计主要设备是两个74LS160异步十进制计数器，并且由300HZ，5V电源供给。
2.3 设计方案
本电路采用两块74LS160通过异步级联构成模100计数器，然后用清0法实现60进制计数器。74LS160是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器。
使用300HZ,5V电源作为计数器的输入信号。根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。此电路可以作为简易数字时钟的分钟显示。
在60进制的10位部分我们用一个74LS160做6进制计数器因为六进制计数器的有效状态有六个，而十进制计数器的有效状态有十个所以用十进制计数器构成六进制计数器时，我们只需保留十进制计数器的六个状态即可。74LS160的十个有效状态是BCD编码的，即0000、0001、0010、0011、0100、0101、0110、0111、1000、1001因为74LS160从1001变化到0000时，将在进位输出端产生一个进位脉冲，所以我们保留了0000和1001这两个状态后，我们就可以利用74LS160的进位输出端作为六进制计数器的进位输出端了。于是，六进制计数器的状态循环可以是0000、0001、0010、0011、0100和1001，也可以是0000、0101、0110、0111、1000和1001。我们不妨采用0000、0001、0010、0011、0100和1001这六个状态用一个混合逻辑与非门构成一个译码器74LS160的状态为0100时，与非门输出低平，这个低电平使74LS160工作在预置数状态，当下一个时钟脉冲到来时，由于等于1001，74LS160就会预置成1001，从而我们实现了状态跳跃。
3.电路设计
用两块74LS160、与非门、5V 300HZ 电源、指示器连接构成电路图如图1
图1设计60进制电路图
4.整体电路图的仿真测试及性能检测
1仿真电路元件放置
1）进入Multisim11.0界面（图2）
图2 Multisim11.0界面
2）右键点击空白处，选择放置零件，进入元件放置界面，选择合适的零件放置
3）依次放置元件 得到下面电路（图3）
图3 电路图仿真
4)确认没有错误，后点击仿真按钮，实现对电路的仿真 5)观察结果与理论分析的预测结果是否一致
图4 仿真结果最大值
图4 仿真结果最小值
2性能指标测量及记录
图5 逻辑分析仪结果图
5.收获与心得体会
这两个星期的课程设计，在设计中我们运用课程所学知识，查阅资料 找寻论证在老师的帮助下完成了这次课程设计 本设计具有直观的图形界面。整个操作界面就像一个电子实验工作台，绘制电路所需的元器件和仿真所需的测试仪器均可直接拖放到屏幕上，轻点鼠标可用导线将它们连接起来，软件仪器的控制面板和操作方式都与实物相似，测量数据、波形和特性曲线如同在真实仪器上看到的。它们利用仿真产生的数据执行分析，分析范围很广，并可以将一个分析作为另一个分析的一部分的自动执行。兼容性好的信息转换，提供了转换原理图和仿真数据到其他程序的方法，本设计原理简单，结构清晰，较为容易仿真成功。
从本次课程设计中使我获益匪浅，首先使我们对数电这门课程有了更深的体会，通过这次课程设计使我了解到我们学的只是最简单的数字电路。通过对60进制计数器的设计使我们将以前所学的理论知识运用到实际中去，使用Multisim11.0软件进行仿真，使我们找到了很多以前没有完全理解的知识，通过再次查找资料，我们又学会了很多。在实际的操作过程中，能把理论中所学的知识灵活地运用起来，并在调试中会遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。
通过这次课程设计我学习到对问题的处理 解决问题的方式 提高了我们对电路的认识，使我们在以后的设计中有一种严谨的态度，遇到问题时不慌不乱，查阅资料解决问题。认识到电路的深奥 参考书目：
1.杨颂华，冯毛官等.数字电子技术基础[M].西安电子科技大学出版社，2022.2.尹勇，李林凌.Multisim电路仿真入门与进阶[M].北京：清华大学出版社，2022.3.黄智伟，李传琪等.基于Multisim 2022的电子电路计算机仿真设计与分析 [M].北京：电子工业出版社，2022.4.王泽保，赵博.数字电路典型实验范例剖析[M].北京：人民邮电出版社，2022.5.阎石，数字电子技术基础，高等教育出版社，2022.
第二篇：数电课设报告
课程设计任务书
学生姓名：姓名专业班级：电信1204
指导教师：曾 刚工作单位：信息工程学院
题目：加减法运算电路
初始条件：
具备电子电路的基础知识和设计能力；具备查阅资料的基本方法；熟悉常用的电子器件；熟悉电子设计常用软件的使用；
要求完成的主要任务：（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）
1、设计并行加减运算电路；
2、led灯显示结果，按键控制运算模式；
3、内部具有两个寄存器；
4、掌握数字电路的设计及调试方法；
5、撰写符合学校要求的课程设计说明书。
时间安排：
时间一周，其中2天原理设计，3天电路调试
指导教师签名：年月日
系主任（或责任教师）签名：年月日
摘要（黑体小二号字）
叙述部分宋体小四号字
关键词：2到3个，用分号隔开
目录（黑体小二）
（ps：下边的题目是我的，你们把你们的每部分题目更换进去就行了）
1.概述···························································2
2.设计原理
2.1.设计原理框图············································3
2.2.设计原理说明············································3
3.电路设计
3.1.寄存器电路设计·········································4
3.2.加法电路设计············································4
3.3.减法电路设计············································7
3.4.译码显示电路设计·······································8
4.电路仿真及调试
4.1.电路仿真总图···········································10
4.2.加法仿真结果图········································10
4.3.减法仿真结果图········································10
5.心得体会····················································12 参考文献
第三篇：数电课设报告
数电计数报警器课设报告
摘要：利用数字电子技术基础知识设计一个计数报警器，该计数报警器的设计采用的元件主要有译码器74LS247、十进制计数器74LS192、555组成的单稳态触发器。该计数报警器计数最大值是99，当计数溢出时放出声光报警,报警时间为10秒，计数脉冲由按钮和555组成的单稳态触发器产生。
关键词：555定时器； 计数器； 触发器； 译码器； 数码管
1、课题设计背景
1.1 了解数字电路系统的定义及组成
数字电路系统一般包括输入电路、控制电路、输出电路、时钟电路和电源等。输入电路主要作用是将被控信号转换成数字信号，其形式包括各种输入接口电路。比如数字频率计中，通过输入电路对微弱信号进行放大、整形，得到数字电路可以处理的数字信号。模拟信号则需要通过模数转换电路转换成数字信号再进行处理。在设计输入电路时，必须首先了解输入信号的性质，接口的条件，以设计合适的输入接口电路。
1.2 掌握时钟电路的作用及基本构成
时钟电路是数字电路系统中的灵魂，它属于一种控制电路，整个系统都在它的控制下按一定的规律工作。时钟电路包括主时钟振荡电路及经分频后形成各种时钟脉冲的电路。比如多路可编程控制器中的 555 多谐振荡电路，数字频率计中的基准时间形成电路等都属于时钟电路。设计时钟电路，应根据系统的要求首先确定主时钟的频率，并注意与其他控制信号结合产生系统所需的各种时钟脉冲。
2、设计任务目的和要求
2.1 设计任务：
设计一个到计数达99时报警的计数报警器
2.2 设计要求：
A、设计一个计数报警器； B、计数最大值为99；
C、计数达到最大时发出声光报警信号，报警时间长度为10秒，报警信号用红色 1 LED表示；
D、计数脉冲用按钮产生。
3、设计方案选取
经过任务分析可得，本设计用到两片74LS192组成100进制计数，用两片74LS47来驱动两个七段共阳极数码管，需要一个电平开关作为手动脉冲控制，计数的次数由数码管显示。需要一片555定时器若干电阻、电容，构成多谐振荡器，然后用555定时器组成多谐振荡器电路产生10秒脉冲驱动扬声器和LED，以此来产生报警信号。
用两片74LS192级联实现100进制计数，其中第一片74LS192的进位溢出接到第二片74LS192的计数端，把第二片的进位溢出接到由555定时器构成的多谐振荡器的输入端，当计数达到99后由于第二片进位溢出从而触发由多谐振荡器构成的电路，由其输出10秒的脉冲来驱动扬声器和LED产生报警，其中报警时间10秒有RC决定，经过计算要选择合适的电阻和电容。其中数码管的驱动电流大概为10mA左右，选择合适的限流电阻。电路结构框图如图1所示。
图1 电路结构框图
4、方案论证
4.1 74ls192和74ls247的引脚和功能
（1）首先介绍74LS192的引脚和功能，如图2所示
①管脚1、9、10、15分别对应输入D0、D1、D2、D3，可以给这四个引脚接高电平或者低电平来实现置数；
②管脚2、3、6、7分别对应芯片的输出端，可以直接接7端数码管译码器；
③管脚4为减计数时钟输入端； ④管脚5为加计数时钟输入端； ⑤管脚8为接地端；
⑥管脚11为预置数输入端，并且为异步预置，接0时置数，用做加计数或减计 数时，必须接1；
⑦管脚12为进位输出，1001状态后负脉冲输出；
⑧管脚13为借为输出，0000状态后负脉冲输出；
⑨管脚14为异步清零端，高电平有效； ⑩管脚16接电源。
表1 74LS192的逻辑功能表
图2 74LS192的管脚图
根据对电路分析可得，需要实现100进制计数，而74LS192计数器是十进制计数器，所以要用两片级联构成100进制。因此，需要第一片的第12管脚进位输出端接到时钟电路的第2管脚低触发端；第一片的借位输出端悬空；第一片第14管脚异步清零端接到第二片的异步清零端；将第二片的第12管脚进位输出端接到第一片的第5管脚加计数时钟输入端；第二片的第13管脚借位输出端接到第二片的第11管脚异步预置数输入端。从而实现两片74LS192的级联。（2）显示电路主要由两个74LS247译码器和两个七段共阳极数码管组成,用来显示计数电路的输出。数码管分别接到两个译码器的输出端；每当按下按钮后，就会产生一个脉冲，经过译码器到达数码管后，数码管就能显示出相应的数字，能从0显示到99，到达99后，再来一个脉冲数码管就会变为0，红色LED开始报警，报警时间持续10秒。
74LS247是一种BCD代码输入的四线-七段译码器，下面先介绍74LS47的引脚及功能。它的管脚排列如图3所示。
①管脚1、2、6、7表示显示译码器BCD代码的电平输入端；
②管脚9、10、11、12、13、14、15表示输出的7位二进制代码,可以直接接7端数码管，并规定用1表示数码管中线段的点亮状态，用0表示线段的熄灭状 态；
③管脚3表示灯测试输入端，当它为0时，便可使被驱动数码管的七段同时点亮，显示8字，以检查该数码管各段能否正常发光。平时应置/LT为高电平。
④管脚4为灭灯输入/ 灭零输出端，这是一个双功能的输入/输出端，当它用作输入端使用时，称为灭灯输入控制端。只要加入灭灯控制信号/BI=0，无论管脚1、2、6、7的状态是什么，定可将被驱动数码管的各段同时熄灭，当/BI=1时，显示器各段才根据输入译码输出；当它作为输出端使用时，成为灭零输出端，为相邻位提供灭零输入信号。
⑤管脚5表示灭零输入，可以把不希望显示的零熄灭，当/RBI=0时，若输入DCBA=0000，则输出不显示0，若输入为其他代码，则照常显示。将灭零输入端和灭零输出端配合使用，即可实现多位数码显示系统的灭零控制。
⑥管脚8为接地端；
⑦管脚16接电源。
表2 74LS247七段显示译码器的真值表
图3 74LS247管脚图
分别将两片74LS247译码器的输出端接到两片七段共阳极数码管的输入端，74LS47输入端接74LS192的输出端。两片74LS247译码器与两片七段共阳极数码管之间各接一个阻值为330Ὡ的电阻，起到保护数码管的作用。4.2 发光二极管的连接 LED产品的种类繁多，有共阴极电路，还有共阳极电路。本次设计采用共阳极电路。如图4所示
图4 数码管共阳极接法
4.3 555定时器的连接
报警电路主要由555定时器、红色发光二极管、蜂鸣器和若干电阻、电容构成，555定时器是一种多用途的数字-模拟混合集成电路，利用它能很方便地构成施密特触发器、单稳态触发器和多谐振荡器。双极性CB555由比较器C1和C2、SR锁存器和集电极开路的放电三极管TD组成。555定时器能在很宽的电源电压范围内工作，并可以承受较大的负载电流。双极性555定时器的电源电压范围为5-16ν，最大的负载电流达200mA。
555定时器的管脚排列图如图5所示。①管脚1表示接地端； ②管脚2表示低触发端；
③管脚3表示输出端；
④管脚4表示是直接清零端，当接低电平，则电路不工作，此时不论TR、TH是高电平还是低电平，电路输出为“0”，该端不用时应接高电平；
⑤管脚5表示电压控制端，若此端外接电压，则可改变芯片内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰；
⑥管脚6表示高触发端；
⑦管脚7表示放电端，该端子与放电管的集电极连接在一起，可以作为定时器电容的放电。
⑧管脚8表示接电源。
图5 555定时器的管脚图 图6 时钟电路原理图
如图6所示电路中，电路的振荡周期为T=T1 T2=(R1 2R2)C ln2，振荡频率为f=1/T=1/(R1 2R2)Cln2,Vcc=5v可以满足对输出脉冲幅度的要求,，由式T=(R1 2R2)Cln2=1，ln2=0.69，取电容C=100uF代入上式得，R18、R17分别90kΩ和330Ω，经过计算在占空比符合要求的同时，算得的数据也在误差允许的范围内。
当电路进行仿真时，当计数器达到99时，这时LED开始发光报警，这个过程维持10秒左右。
5、电路设计
首先根据前面所述74LS192的功能，将两片74LS192连成一百进制计数器，使输出能显示从0到99，并且具有清零功能； 其次根据计算分析的结果为各个电阻和电容选取适当值，为各个开关设置好适当的键盘打开数值连接； 再次根据74LS247的功能，分别将两片74LS247连接到两片74LS192的相应端口，然后将两个七段共阳极数码管分别于两片74LS247相连，按照总体电路图在仿真软件proteus上一一选择芯片并进行连接，通过按钮产生脉冲，计数达到最大99时，电路开始报警，报警时间为10秒，同时伴随着二极管发光。
6、电路仿真
进入仿真状态后，当按动脉冲开关时，数码管可以显示00至99之间的所有数值，当数码管显示99时，LED灯发光，并且持续亮10秒，所以电路的设计是 正确的。如图7所示是电路仿真图。
图7 电路仿真图
7、制作及调试过程
在安装器件之前，首先要按照清单检查有无缺少器件，然后按照图开始安装器件，特别要注意不能把芯片装反然后开始焊接，要搞清楚各个芯片的引脚，再根据芯片内部引脚图接线焊接，焊的时候要非常小心，因为有的地方线非常细，一不注意线就容易断，还应尽量避免虚焊。焊好之后，按照电路图逐一检查电路有没有漏焊的问题，接下来用万用表逐一检查有没有虚焊或线路断路或线路短路。在线路没有问题的情况下连接电源调试，之后用电源逐个模块进行检查。加入电压后，电路不能正常工作，然后就开始检查，最后发现有几根线在焊接的时候被焊断了，经过一上午的调试终于可以正常工作了。
8、结论
电路进行仿真后，能够满足设计的要求，利用两片74LS192级联构成计数电 7 路，用两片74LS47和两个七段共阳极数码管构成显示电路，用555定时器和红色LED构成报警电路。经过仿真，我们得到计数能从0到99，将计数电路的输出与显示电路的输入相连，数码管就能显示出输出的数字；利用555定时器、电阻、电容来设计报警电路。经过仿真，并利用示波器观察波形，得到了一个多谐振荡器，其频率是1Hz；计数达到最大99后，红色二极管开始发光报警，时间为十秒，电路可以正常工作。同时通过本次实验，让我掌握了proteus软件，用其仿真电路原理。
9、致谢
在这1周的学习与实验中，我感觉有了很大的收获：首先，通过实验及查阅相关资料使自己对课本上的知识有了更深的掌握，更好的理解，使自己的理论知识与实际相结合，同时实验也增强了我个人的动手能力。对我们学生来说，理论与实际同样重要，这是我们以后在工作中说明自己能力的一个重要标准。另外，针对设计中出现的问题，通过查资料和请教老师，得到解决后，更增加了自己设计的信心。实际与理论同样重要，这次课程设计对我无论是以后的工作还是学习都有莫大的帮助。在将原理图导入到万能板中，进行一项比较复杂的工作，就是布线了。在我一个新手看来布线是这次设计中比较复杂的，因为布线好像没有规律可寻，全部靠自己的经验，但是经过这次的实践，我深信将会为以后的课设研究打下一定的基础。
致谢指导老师们：在实习中，我感受到了老师对学生的那种诲人不倦的精神，固定时间和课余时间，老师给我们指导，使我们少走弯路，顺利完成实习任务，在这里我真诚地感谢我的指导老师！最后再说一句：老师们，你们辛苦啦！
10、参考文献
[1]童诗白.模拟电子技术基础[M].北京：高等教育出版社，2022.[2]臧春华.电子线路设计与应用[M].北京:高等教育出版社,2022.[3]邱关源 罗先觉.电路（第五版）[M].北京：高等教育出版社，2022.[4]阎 石.数字电子技术（第五版）[M].北京：高等教育出版社，2022.[5]张阳天 韩异凡Proteus电路设计[M].北京：高等教育出版社，2022.
第四篇：数电课设-数字式闹钟
课 程 设 计 任 务 书
数字式闹钟
第一部分 设计任务
1.1 设计任务
(1)时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。(2)具有快速校准时、分、秒的功能。
(3)能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。
1.2设计指标
(1).有“时”、“分”十进制显示，“秒”使用分个位数码管上的DP点显示。
时十位显示时个位显示分十位显示秒闪烁显示分个位显示
(2).计时以24小时为周期。(23:59→00:00)(3).具有较时电路，可进行分、时较对。
(4).走时过程能按预设的定时时间(精确到小时)启动闹钟产生闹铃，闹铃响时约3s。
第二部分 设计方案
2.1总体设计方案说明
系统组成：
显示电路：译码器 数码管
秒信号发生器：由LM555构成多谐振荡器 走时电路：计数器和与非门组成 校时电路：秒信号调节
闹钟电路：跳线的方法 由计数器、译码器、组合逻辑电路、单稳态电路组成 2.2模块结构与方框图
1.秒钟与分钟显示电路
用两片74290组成60进制计数器，输入计数脉冲CP加在CLKA’端，把QA与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数，个位接成十进制形式，十位接成六进制形式，当R0(1)=RO(2)=1且R9(1)*R9(2)=0时74290的输出被直接置0，当R0(1)*RO(2)=0和R9(1)*R9(2)=0时开始计数。电路图如下：
连接成总电路时，分钟的输入信号由秒钟计数器提供。2.时钟显示电路：
同样用2片74290组成24进制，当十位的为2，个位的为4时通过反馈电端，控制个位和十位同时清零，这样就可以按23翻0规律记数了。电路图如下：
连接成总电路时，时钟输入信号由分钟计数器提供。3.调时分秒
可接几个开关来控制个位，十位的信号输入，如开关1、2、space。如图示：
4.闹钟
分设置与上面相差一个输入信号，如下图：
时设置的个位为十进制，十位为三进制，当十位为2时，通过反馈控制端，个位不能大于等于4，即小时十位为2时，个位加到4时十位和个位马上全部置0，从而让小时的设置只能最大设为23。当十位不是2时，个位则加到9时再加一位则置0，如图示：
闹钟部分时，将小时显示计数器、分钟显示计数器的8个输出端，闹钟时设置、闹钟分设置的8个输出端引出，用4个4077门进行比较，然后将4个4077门的8个输出端用2个7421进行与运算，将2个7421的输入输出端用3个与门进行与运算后输出到闹钟发声器。就完成了闹钟功能。当与时间显示计数器相连的显示器与与时间设置计数器相连的显示器显示的数字相同时，即相达闹钟条件，这时4个4077门的所有输入端都为1，经过二次与运算后输入到发声器的信号也为1，即闹钟开始，否则输入到发声器的信号为0，闹钟不响。闹钟会一直响，直到两个地方的时间不一样为止，也就是响一分钟。具体电路看总电路。
四、总电路工作原理及元器件清单
1．总原理图
时显示分显示时译码分译码秒显示时计时分计时秒计时秒信号较准起闹单稳态电路闹铃
第三部分 电路设计与器件选择
3.1秒信号发生器
3.1.1模块电路及参数计算
（1）LM555构成振荡器相关参数计算。
3.1.2工作原理和功能说明
所以：
(1)采用LM555构成多谐振荡器，调整电阻可改变频率，使之产生1Hz的脉冲信号（即T=1S）(2)555内部结构图及各部分功能。
VCC8THCO65R A–1RTRD271GNDR A2–TSQRD4RQTPH0.7(R1R2)CTPL0.7R23UOf11HTTTPHTPL0.7(R12R2)a、分压器为比较器提供基准电压，A1的基准电压为 2/3V，A2的基准电压为1/3V。
b、阈值端（TH）和触发端（TR）的外加输入信号和两个基准电压比较，当TH> 2/3V 时，A1输出高电平；当TR< 1/3V时，A2输出高电平。反之，两比较器输出低电平。
c、A1、A2的输出作为RS触发器的输入。R=1时，Q=0；S=1时，Q=1 d、RS触发器的反相输出端经反相驱动后输出U,即U=Q e、当Q=0时,T导通；Q=1时，T截止。
3.1.3器件说明
（1）LM555管脚图和功能表
RD01TH0>2V<VCC
12VCC/3/3保持3.2走时电路设计（时、分、秒）
3.2.1模块电路及参数计算
走时电路包括秒计时器、分计时器、时计时器，每一部分由两片计数器级联构成。模块电路如下。
3.2.2工作原理和功能说明（1）秒计时器
秒计数器由十进制与六进制级联而成，两片74LS163 和一片74LS20与非门实现。模60分成个位和十位，个位模10，十位模6。个位从0000计数到1001，利用清零端将个位从0000重新开始计数，同时将1001信号作为一个CP脉冲信号传给十位，让十位开始从0000开始计数。以此规律开始计数，直到十位计数到5，个位计数到9时，通过十位的清零端将十位清零，重新开始计数，并将此信号作为一个CP脉冲信号传给分计数器。（2）分计时器
同秒计时器。(3)时计时器
时计数器是模24计数器，电路计数显示00~23，由两片74LS160和一片74LS00与非门实现。个位由74LS160制成模10计数器，十位由另一片74LS160制成模为3的计数器．将个位芯片的 Q1信号与十位芯片的Q2信号提取出通过与非门，将信号分别给十位和个位的清零端，计数到23时两片芯片同时清零。个位的进位端与高电位与非后把信号作为CP脉冲信号传给十位CP端。
(4)译码显示电路
用译码器74LS48对计数结果进行译码，译码后在共阴极数码管上显示。3.2.3器件说明
（1）74LS163结构图和功能表（2）74LS160结构图和功能表
3.3时间校对电路
3.3.1工作原理和功能说明
将所需要校对的时或分计数电路的脉冲输入端切换到秒信号，使用快脉冲计数，到达标准时间后再切换回正确的输入信号。
3.4闹钟电路设计
3.4.1模块电路及参数计算（1）闹钟设计模块电路如下图
（2）74LS123控制报时时间长短相关参数计算。
取RT=51K，CT=220uF
TW= 0.28 RT*CT*（1 0.7K/RT）
TW ≈ 3.18 S
3.4.2工作原理和功能说明
（1）使用1片74LS138，1片74LS42分别将小时的十位和个位的进行译码，小时十位为0～2，3-8译码器只使用前2个输入端，小时个位为0～9，4-10译码器只使用前3个输入端。（2）设定起闹点，将十位和个位相关输出分别与高电位经过与非（如设定起闹点为11点，将74LS138的输出低二位与高电位与非，将74LS42的输出地低二位与高电位与非）的结果再与非，最后将信号传给74LS123.（3）用74LS123构成单稳态触发器，控制起闹时间的长短。74LS123 内部包括两个独立的单稳态电路。单稳输出脉冲的宽度，主要由外接的定时电阻(RT)和定时电容(CT)决定。单稳的翻转时刻决定于 A、B、CLR 三个输入信号。3.4.3器件说明
（1）74LS138管脚图和功能表
（2）74LS42管脚图和功能表
（3）74LS123的管脚图和功能表
4.1整机电路图 4.2元件清单
电阻：1KΩ(DP)
1只
1.5KΩ
1只
2.4KΩ
1只
51KΩ
1只
300Ω
4只
电容：220uf
2只
0.01uf
1只 芯片：74LS163
4片
74LS160
2片
74LS48
4片
4LS123
1片
74LS138
2片
74LS42
1片
74LS00
3片
LM555
1片
74LS20
1片
蜂鸣器：
1只
共阴极数码管： 4只 导线：7种颜色各一米。
第五部分
安装调试与性能测量
5.1安装电路
电路安装要求
（1）芯片布局要合理，凹槽朝统一方向，以免电源与地线接反
（2）导线颜色使用要规范，5V电源线使用红色导线连接；地线使用黑色导线；其它信号线使用除红黑颜色以外的导线。
（3）导线要横平竖直紧贴面包板，不要从集成块上跳线，要连接可靠（4）线路连接时要按信号的流向逐级连接，交叉线尽可能少。5.2电路调试
5.2.1调试步骤及结果 采用逐级调试的方法
（1）确保秒信号正常（2）调试秒计数器
（3）调试分计数器，可将秒信号作为分计数器的CP脉冲
（4）调试小时计数器，可将秒信号作为小时计数器的CP脉冲（5）调试闹钟电路
5.2.2故障分析及处理
（1）将秒信号接入示波器，与标准信号对比，出现误差，但在允许范围之内。
（2）秒信号接入脉冲后发现不向分进位，经过再一次排查检查电路发现秒时钟的各位未向十位输入脉冲。
（3）插上电源后发现分信号的信号紊乱，从乱码起跳，而且十位不清零。于是我们对分的模六十进行单脉冲检测，在检查分信号个位（模十计数器）时发现，从乱码起跳，后就为0~9正常，起初以为是新片坏了，换了芯片后还是从乱码起跳，后进行接线检查等，还是查不出原因，最后我们从新审查电路的设计和连接，发现输出进行与非的信号高低位接反，改正后个位跳砖正常。而后对分信号的十位进行检查。发现输入脉冲虚接。
（4）刚接通电源时，小时计数器十位显示7，后给予清零信号后显示恢复正常。将秒脉冲接到小时计数器的个位CP端，在进位时发现23：00时不能同时清零。对模二十四的设计进行分析发现接线错误，后经过改正清零正常。
（5）在检测电路的过程中发现数码管不能正常显示的状况，经检验发现主要是由于接触不良的问题，其中包括线的接触不良和芯片的接触不良，在实验过程中，数码管有几段二极管时隐时现，有时会消失。用5V电源对数码管进行检测，一端接地，另一端接触每一段二极管，发现二极管能正常显示的，排查导线把接触不好的线重新接过后发现能正常显示了。
仿真调试与分析
首先按space，则电路开始计数，数码管显示时间。
当要调时、分、秒，则按0进入校准时间，然后由数字1、2、3分别调整时间秒、分、时。再按0进入计时，总之，0键就是在校准与计时之间切换的功能键。
开始时计时：
按0进入校准：
再按0进入计时：
按space切换至显示闹钟起闹时间，起闹时间秒不计，所以恒为FF。按4、5调整闹钟起闹时间的时、分
此时起闹的时间为1点03分。
按space切换至计时状态，此时时间如果是1点03分的话，闹铃响一分钟后熄灭，此时可以按下开关T打开或关闭闹铃
当时间来到分钟为59，秒钟为51的时候，在52、54、56、58 闹铃个响一次，此时接入的是500HZ的脉冲。在00时再响一次，此时接入的是1000HZ的脉冲。可以按下开关W打开或关闭整点报时功能。
第六部分 课程设计总结
做集成数字式闹钟这个实验，跟我同组的包括我在内共有三个同学，对于设计任务，我们进行了一些详细的分工合作。首先是收集资料，我们上网页搜索，去了好几次图书馆，在闲暇的时候我们也在讨论这个问题该怎样解决„„就这样我们描绘出了大致的设计思路，进而画出了我们需要的设计原理图。通过本次的课程设计，觉得自己也锻炼到了不少的经验：
首先，资料查找是一个至关重要的问题。在这次设计过程中，觉得最开始的突破口就是从资料入手，不然真会觉得束手无策的。通过查找相关书籍，不但可以从中提取一些重要的资料，还让我们学到了如何将学过的知识，更好的有机组合起来运用到实践之中，体会到了学习的乐趣。
其次，细节决定成败。在我们有了有了大概的原理图以后，我们的设计思路也就基本确定了，但是在实际操作的过程中，用仿真软件仿真的时候，总会出现许多不可预知的问题，经过仔细、反复的查看电路的连接之后，才发现其中一些接线是由于粗心，出现了接线端的错误，虽然只是一些小小的失误，但是却影响了整个电路。这正是“细节决定成败”，也让我们懂得了做事情更应该做好充分的准备，明确设计思路，只有这样才能游刃有余。
再次，要注重理论联系实际。在设计电路之初，我们觉得思路上都有点闭塞，不知道该如何下手，但是数字闹钟可能会用到的一些基本电路，如：计时器、分频器、振荡电路等都是我们学过的，只是如何将他们很好的串联起来，实现一个自己所需要的功能，还没有实践过，一时无所适从，在我们经过仔细地反复推敲之后猜发现了突破口。
综上所述，经过本次课程设计，我们收获了很多。发现了不少平时没有注意到的细节问题，我们在解决这些问题的过程中学到了不少我们在课本中没有学到的东西，积累了平时所不曾注意的处理问题的经验，这对自己今后的学习都是有很大的帮助的。同时，在这次实验当中，我们也体验到了，合作的重要性，一个没有联系的团体就像是一盘散沙，每个人都要设身处地的为整个实验着想，不能只顾做自己的，到头来整个电路都连接不上，等于没有做，正所谓“选择比努力更重要”!所以说，我们从这个课程设计中获益匪浅，我们都有着深刻的体验。我想如果有时间的话我会继续钻研数字电子技术这么有着深刻内涵和底蕴的课程，同时，我也十分希望我们学校能够创造更多的机会，来锻炼我们的亲自动手的能力，多做一下类似的实验，让我们真正领悟数字电子技术这门课程的魅力和精髓所在！
第五篇：数电课设报告
课程设计:一位十进制数加减法运算电路
设计要求: 1能做位十进制数的加法运算，最大值为9 9-18:2.能做位十进制数的减法运算，最小值为0-9-9:3.能显示输入数值以及计算结果。输出有两位显示，如果是加法运算，小于10第一位不显示，如果是减法运算，结果为正值第一位不显示，负值第一位显示“负号”。4.提供器件: 74LS04芯片1片;74LS08芯片1片;74LS47芯片3片;74LS54芯片1片;74LS86芯片2片;74LS283芯片3片;共阳极数码管4个;四位拨码开关3个;5.1KO电阻9个: 3000电阻4个: 四节电池盒1个:而包板块:导线若干。
减法电路的实现
用全加器74LS283和门电路组成加/减运算电路: 在数字运算中，为了简化运算器的电路结构，是用补码相加(不同符号两个数的代数和)完成两个数的减法运算。
在门电路中，异或门也称为“可控反相门”，当控制端为0，输出与另一个输入端相同;控制端为1时，输出与另一输入端相反。即控制端为0做加法运算(正数的补码与原码相同)，控制端为1做减法运算(负数的补码为原录制工具 码取反加1)。
加法电路的实现
用两片4位全加器74LS283和门电路组成BCD码加法器: 由于两个十进制数A和B相加的结果有0-18这十九种，当两数之和小于等于9(1001)时，相加的结果与按二进制数相加所得的结果一样;而当和大于9时，应在按二进制数相加的结果上加6，才能得到进位信号，同时得到一个小于9的和。设计时可列出二进制加法运算结果与十进制相加应得结果的对照表，根据真值表得到最终进位端的逻辑表达式。
课程设计总结报告的书写要求
课程设计总结报告是对学生写科学论文和科研总结报告的能力训练。通过写报告，不仅把设计、组装、调试的内容进行全面总结，而且把实践内容上升到理论高度。设计总结报告应包括以下儿点: 课程设计题目 内容摘要
设计内容及要求
四、比较和选写设计的系统方案，画出系统框图
五、单元电路设计、参数计算和器件选择
六、画出完整的电路图，并说明电路的工作原理
七、组装调试的内容 1)使用的主要仪器和仪表)调试电路的方法和技巧
测试的数据和波形并与计算结果比较分析 4)调试中出现的故障、原因及排除方法
八、总结设计电路的特点和方案的优缺点，指出课题的核心及实用价值，提出改进意见和展望
九、列出系统需要的元器件清单
十、列出参考文献
十一、收获、体会 成绩与答辩
答辩:电路板，课设报告进行验收和问题答辩。按班级序号顺序答辩。
课设报告:电路设计图要自己画在报告，上，不允许拿复印的图纸直接粘在报告上。
共阳极数码管链接电路 74ls47译码器
74ls04 74ls08
74ls54 74ls86
74ls283
